- 最后登录
- 2023-9-19
- 在线时间
- 27 小时
- 寄托币
- 37
- 声望
- 50
- 注册时间
- 2018-2-24
- 阅读权限
- 15
- 帖子
- 15
- 精华
- 0
- 积分
- 95
- UID
- 3867134

- 声望
- 50
- 寄托币
- 37
- 注册时间
- 2018-2-24
- 精华
- 0
- 帖子
- 15
|
发表于 2023-9-19 22:23:19
|显示全部楼层
本帖最后由 mariko_isis 于 2023-9-19 22:25 编辑
公司简介:
奇捷科技成立于2013年,是一家专注于开发电子设计自动化(EDA)工业软件的高科技公司。一直以来,公司从“为功能性ECO创建颠覆性算法”出发,秉承“客户信赖、技术领先、服务至上”的品牌理念,旨在应用Functional ECO的技术为ASIC设计业界提供突破性的设计流程。公司集结了国内外学术与产业精英,目前在深圳、北京、香港均有研发中心。奇捷科技技术研发成果卓著,EasylogicECO历经数千次测试,能快速有效地帮助设计团队在最短时间内完成ECO任务,缩短产品开发周期,节省成本。服务的众多商业客户遍布中国大陆、中国台湾、美国和韩国等多个国家和地区。
如需更多信息请访问 www.easylogiceda.com
产品简介:
奇捷科技的 EasylogicECO 使用了独创的全自动算法可以快速生成最小最优化的补丁逻辑,除了可以满足RTL的逻辑功能改动外,同时还可以兼顾其他设计要求,如支持扫描链拼接更新、保持低功耗设计约束、生成补丁考虑物理实现时的时钟树和布线延迟等。
EasylogicECO 的解决方案不仅功能强大,且工具易于使用,运行时间短。EasylogicECO 的目标是帮助设计团队无需迭代,最快时间完成从 RTL 更改到最终布局布线阶段时序收敛的 ECO 任务。较短的完成时间还可以进一步允许设计团队尝试不同的 RTL 编码方法来找到合适的 ECO 结果,大大提高 ECO 的成功率。
ECO 成功的关键就是尽可能地保留当前的设计网表,使其改动最小。因此,能够在电路中定位出最准确的修改信号、做出最小的改动,就是 EasylogicECO 遵循的原则。
招聘岗位:
Position: Software Engineer
Job Type:
Full-time
Location: Shenzhen/Hong Kong
Job Description:
+ Responsible for the development for the existing products and the new products based on the business requirements
+ Work on the testing and implementation in order to ensure the quality of their products
The Successful Applicant:
+ Bachelor Degree in Computer Science, Computer Engineering, Electronics Engineering, Information Engineering, Software Engineering, and other related disciplines
+ Experience in C/C++ and Python programming, Rust is a plus
+ Good at applying and developing algorithms
+ Knowledge in Linux and shell scripting
+ Good communication skill and language ability
+ Interested in the field of EDA, VLSI and Chip Design
有意向者可将简历投递至:
lding@easylogic.hk
|
|